rtc为整个电子系统提供时间基准，主控设计均离不开rtc电路设计，在应用rtc时，会出现精度或功耗大的现象，如何解决rtc精度及功耗问题？本文将为您介绍时钟芯片应用问题及解决方法。
一、什么是rtc实时时钟(real_time clock)简称为rtc，主要为各种电子系统提供时间基准。通常把集成于芯片内部的rtc称为片内rtc，在芯片外扩展的rtc称为外部rtc，pcf8563是一款低功耗的cmos实时时钟/日历外部芯片，支持可编程时钟输出、中断输出、低压检测等，与处理器通过i2c串行总线进行通信，最大总线速率可达400khz。
二、rtc精度设计rtc的主要职责就是提供准确的时间基准，计时不准的rtc毫无价值可言。目前部分mcu在片内已集成rtc，实际测试中在电池供电6小时环境下片内rtc的偏差在1-2分钟。因此，若对实时时钟有较高的要求则需优先考虑外扩rtc，同时要求时钟精度更高的rtc，比如pcf8563，表1所示是不同rtc的时钟精度对比。
表1 常见rtc时钟精度对比
1、电路设计
rtc设计电路简约而不简单，时钟芯片的选择、晶振的选择、电路设计、器件放置、阻抗控制、pcb走线规范均会影响rtc的时间基准的稳定性，图1为rtc芯片pcf8563电路设计。
pcf8563参考电路图
2、晶体对地电容容值选择
负载电容：
cload= [ (ca*cb)/(ca+cb) ]+cstray
其中ca、cb为接在晶体两引脚到地的电容，cstray为晶体引脚至处理器晶体管脚的走线电容（即杂散电容总和），一般cstray的典型值取4~6pf之间；
如要满足晶体12.5pf负载电容的要求：
cload= [ (15*15)/(15+15) ]+5=12.5pf
常见时钟电路
3、pcb布线
由于rtc的晶振输入电路具有很高的输入阻抗，因此它与晶振的连线犹如一个天线，很容易耦合系统其余电路的高频干扰。而干扰信号被耦合到晶振引脚导致时钟数的增加或者减少，考虑到线路板上大多数信号的频率高于32.768khz，所以通常会发生额外的时钟脉冲计数，因此晶振应尽可能靠近osc1和osc2引脚放置，同时晶振、osc1和osc2的引脚**布成地平面，具体pcb布线如图3所示。
pcb布线
4、电路相关说明
如图1所示，r56、r57为i2c总线上拉电阻，pcf8563中断输出及时钟输出均为开漏输出，所以也需要外接上拉电阻，如图1中的的r58、r59，若不使用这两个信号，对应的上拉电阻可以不用。
对于pcf8563芯片，需外接时钟晶振32.768khz(如图1的x1)，推荐使用±20ppm或更稳定的晶振。pcf8563典型应用电路推荐使用15pf的晶振匹配电容，实际应用时可以作相应的调整，以使rtc获得更高精度的时钟源。一般晶振匹配电容在15pf～21pf之间调整(相对于±20ppm精度的32.768khz晶振)，15pf电容时时钟频率略偏高，21pf电容时时钟频率略偏低。
5、精度调整方法
设置pcf8563时钟输出有效(clkout)，输出频率为32.768khz；使用高精度频率计测量clkout输出的频率；根据测出的频率，对cb1、cb2、cb3作短接或断开调整，频率比32.768khz偏高时，加大电容值，频率比32.768khz偏低时，减小电容值。
说明：图1中的c41、c42、c43的值在1pf～3pf之间，根据实际情况确定组合方式，以便于快速调整，推荐使用(3pf、3pf、3pf)、(1pf、2pf、3pf)、(2pf、3pf、4pf)。
三、rtc低功耗设计很多rtc设计成可以只依靠一块电池供电就能工作，如果主电源关闭，仅依靠一小块锂电池就能够驱动振荡器和整个时钟电路，如何降低rtc电路工作时功率消耗？
通过应用几种不同的方法可以降低rtc功耗：
选择低功耗的rtc，比如pcf8563，表2所示是不同rtc的功率消耗对比：
表2 常见rtc功率消耗对比
rtc电源切换电路中，选择漏电流小的二极管比如bav74，当系统电源电压3.3v断开时，bt1锂电池cr2032(3v/225mah)通过二极管向rtc供电；
rtc电源切换电路
尽量少而且合理地访问rtc，减少i2c总线的动态电流；将i2c总线的上拉电阻设计得尽量大些，比如10k；在应用时，通过设置寄存器关闭rtc的时钟clkout输出。各种电测量仪器选德国gmc-i高美测仪找深圳茂迪，主要做：功率分析仪，电气安全/安规测试仪，绝缘/接地测试仪，数字模拟多用表，电能质量分析仪，高精度直流电源，多功能电量表，能源管理系统，测量传感器/变送器，角位变送器，网络测试仪、寻线仪 各种记录仪等。
深圳市茂迪机电设备有限公司